PATENT ABSTRACTS OF JAPAN

(11) Publication number:

07-221464

(43)Date of publication of application: 18.08.1995

(51)Int.Cl.

H05K 3/46 H01L 23/12 H05K 1/02 // C08G 61/00

(21)Application number: 06-010791

(71)Applicant:

SHINKO ELECTRIC IND CO LTD

(22)Date of filing:

02.02.1994

(72)Inventor:

IIJIMA TAKAHIRO


WAKABAYASHI SHINICHI

(54) CIRCUIT BOARD AND ITS MANUFACTURING METHOD

(57)Abstract:

PURPOSE: To prevent a cross talk between an upper conductive pattern and a lower conductive pattern as much as possible even when a high frequency signal is used, and readily form a conductive pattern.

CONSTITUTION: In a circuit board 10 that conductive patterns 16, 20 are formed in layers on a board 12, it comprises a ground plane 14 formed via a space part 30 on a lower conductive pattern 16 formed on a surface of the board 12; and an upper conductive pattern 20 formed via a space part 28 on the ground plane 14, and the upper conductive pattern 20 is vertically provided on the specific conductive pattern out of the lower conductive patterns 16, and coupled and supported by a via 19 passing through a through hole 24 of the ground plane 14.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-221464

(43)公開日 平成7年(1995)8月18日


(51) Int.Cl. ⁶		識別記号	庁内整理番号	FΙ					技術表示箇所
H 0 5 K	3/46	Z	6921 - 4 E						
		M	6921 - 4 E						
.H01L	23/12								
H05K	1/02	N							
				H01L	23/ 12			N	
			審查請求	未請求 請求項	質の数7	OL	(全 7	頁)	最終頁に続く
(21)出願番号		特願平6-10791		(71)出願人	00019068	38			7,711
					新光電気	瓦工業権	朱式会社	t	
(22)出願日		平成6年(1994)2月2日			長野県長	を 野市 カ	大字栗田	字舎和	刊田711番地
				(72)発明者	飯島 隆	廣			
					長野県長	野市	大字栗田	宇舎和	月田711番地
					新光電気	江業	朱式会社	内	
				(72)発明者	若林 信	} —			
					長野県長	野市プ	大字栗田	字舎和	月田711番地
					新光電気	工業	朱式会社	内	
				(74)代理人	弁理士	綿貫	隆夫	(外 1	.名)
				•					

(54) 【発明の名称】 回路基板及びその製造方法

(57)【要約】

【目的】 高周波信号を使用した場合にも、上部導体パターンと下部導体パターンとの間のクロストークを可及的に防止でき、且つ導体パターンを容易に形成できる回路基板を提供する。

【構成】 基板12上に導体パターン16、20が複数層に形成された回路基板10において、該基板12面に形成された下部導体パターン16上に、空間部30を介して形成された接地プレーン14と、接地プレーン14上に空間部28を介して形成された上部導体パターン20とを具備し、上部導体パターン20が、下部導体パターン16のうち所定の導体パターン上に立設され且つ接地プレーン14の透孔24を通過するピア19によって連結・支承されていることを特徴とする。



1

【特許請求の範囲】

【請求項1】 基板上に導体パターンが複数層に形成された回路基板において、

該基板面に形成された下部導体パターン上に、空間部を 介して形成された接地プレーンと、前記接地プレーン上 に空間部を介して形成された上部導体パターンとを具備 して

前記上部導体パターンが、前記下部導体パターンのうち 所定の導体パターン上に立設され且つ接地プレーンに形 成された透孔を通過するピアによって連結・支承されて いることを特徴とする回路基板。

【請求項2】 接地プレーンが、下部導体パターンのうち所定の導体パターン上に立設されたピアによって連結・支承されている請求項1記載の回路基板。

*【請求項3】 上部導体パターンと下部導体パターンと が立体交差する交差部を除く接地プレーンに、複数個の 小孔が穿設されている請求項1記載の回路基板。

2

【請求項4】 基板上に形成した下部導体パターンと、 前記下部導体パターンの上方に空間部を介して形成した 上部導体パターンとを具備する回路基板を製造する際 に、

該下部導体パターンを形成した基板上に、下記に示す化 合物を加熱重合して成る重合体層を形成した後、前記上 部導体パターンを前記重合体層上に形成し、

次いで、前記重合体層を加熱分解して除去することを特 徴とする回路基板の製造方法。

【化1】

【請求項5】 下部導体パターンのうち所定の導体パターン上に立設したビアと接続する位置に、上部導体パターンを形成する請求項4記載の回路基板の製造方法。

【請求項6】 基板上に形成した下部導体パターンと、 前記下部導体パターンの上方に空間部を介して形成した 接地プレーンと、前記接地プレーンの上方に空間部を介 して形成した上部導体パターンとを具備する回路基板を 製造するに際し、

該下部導体パターンを形成した基板上に、下記に示す化 合物を加熱重合して成る第1重合体層を形成した後、 30 前記下部導体パターンを構成する接地導体パターン上に※

※立設したビアと接続し且つ複数個の透孔を穿設した接地 プレーンを前記第1重合体層上に形成し、

次いで、前記接地プレーン上に、下記に示す化合物を加 熱重合して成る第2重合体層を形成した後、

前記第2重合体層上に前記下部導体パターンのうち所定 の導体パターン上に立設され且つ前記接地プレーンの透 孔を貫通するピアと接続した上部導体パターンを形成 1.

その後、前記第1重合体層及び第2重合体層を加熱分解 して除去することを特徴とする回路基板の製造方法。 【化2】

【請求項7】 上部導体パターンと下部導体パターンと が立体交差する交差部を除く接地プレーンに、複数個の 小孔を穿設する請求項6記載の回路基板の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は回路基板及びその製造方法に関し、更に詳細には基板上に導体パターンが空間部を介して複数層に形成された回路基板及びその製造方法に関する。

[0002]

【従来の技術】半導体装置に使用される回路基板には、 搭載する半導体チップの高集積度化等に伴い、導体パタ ーンが複数層に形成された多層構造の回路基板が使用さ 50

れている。かかる回路基板としては、通常、上面に導体パターンが形成された樹脂板等を積層したもの、或いは複数枚のグリーンシートの各々にタングステン等のメタライズを施して積層し焼成した多層セラミック回路基板等が使用される。このため、上部導体パターンと下部導体パターンとの間には、樹脂又はセラミックが介在する。ところで、近年、半導体チップの高速化の要請等に伴い、高周波信号で動作する半導体チップが使用されつつある。ところが、高周波信号の使用によって、上部導体パターンと下部導体パターンと下部導体パターンと下部導体パターンと下部導体パターンと下部導体パターンと下部導体パターンと下部導体パターンと下部導体パターンと下部導体パターンと下部導体パターンと下部導体パターンとの間の低容量化が必要となる。このため、図5に示すエアブリッジ法を採用することが考えられてい

-380--

3

る。

[0003]

【発明が解決しようとする課題】図5に示すエアブリッジ法は、下部導体パターン100と上部導体パターン100とを直交させた、且つ両導体パターンの交差部において、下部導体パターン100と上部導体パターン102との間に空間部を形成する方法である。この様な、エアブリッジ法によれば、両導体パターンの交差部の長さを最小とすることができ、且つ両導体パターンの交差部における容量も低容量化できるため、高周波信号を両導体パターンに流しても、クロストーク等に因る弊害を可及的に防止できる。しかしながら、このエアブリッジ法も、図4に示すマルチチップモジュール基板(MCM)には、適用が困難となってきた。つまり、MCMは、一枚の回路基板104上に搭載された、複数個の半導体チップ106・・・を、回路基板104に形成された導体パターンによって接続されたものである。

【0004】このため、回路基板104に形成すべき導体パターン数が多くなり、導体パターン同士の交差部も多くなる。しかも、各交差部において、導体パターン同 20 士を常に直交させ且つ下部導体パターン100と上部導体パターン100と上部導体パターン100と上部導体パターンの設計自由度を低下させる。一方、上面に導体パターンが形成された樹脂板等を積層した回路基板、或いは複数枚のグリーンシートの各々にタングステン等のメタライズを施して積層し焼成した多層セラミック回路基板等の従来の回路基板を使用することによって、導体パターンの設計は容易となるものの、高周波信号を使用した場合、上部導体パターンと下部導体パターンとの間の誘電率を低くさせることを必要とする。このため、30高価な低誘電率材料を使用すると、最終的に得られる回路基板の製造コストを高額とする。

【0005】また、下部導体パターン100と上部導体パターン102との間に空間部を形成するためには、通常、下部導体パターン100を形成した基板上に形成されたレジスト層上に、上部導体パターン102を形成した後、前記レジスト層をエッチング液によって溶解除去する製造方法が採用される。しかしながら、この製造方法によれば、導体パターンが微細となり、高密度な配線となって、下部導体パターンが微細となり、高密度な配線となって、下部導体パターン100と上部導体パターン 40102との間の間隙が狭くなる。この様に、下部導体パターン100と上部

【0006】そこで、本発明の第1の目的は、高周波信

号を使用した場合にも、上部導体パターンと下部導体パターンとの間のクロストークを可及的に防止でき、且つ 導体パターンを容易に形成できる回路基板を提供することにある。また、大祭明の第2の日始は、工業連体パタ

とにある。また、本発明の第2の目的は、下部導体パターンと上部導体パターンとの間の空間部が狭い回路基板を容易に製造し得る回路基板の製造方法を提供すること

にある。 【0007】

【課題を解決するための手段】本発明者等は、前記目的を達成すべく検討したところ、上部導体パターンと下部導体パターンとの間に、接地プレーンを介在させた回路基板によれば、両導体パターン間のクロストーク等を防止でき、且つ導体パターンの設計の自由度を保つことができること、及びこの回路基板は、ベンゾシクロプテンを出発原料とする重合体層を使用することによって、前記重合体層を加熱によって容易に分解除去できることを知った。本発明者等は、これらの知見を基にして更に検討を重ねた結果、本発明に到達した。

【0008】即ち、本発明の第1の発明は、基板上に導 体パターンが複数層に形成された回路基板において、該 基板面に形成された下部導体パターン上に、空間部を介 して形成された接地プレーンと、前記接地プレーン上に 空間部を介して形成された上部導体パターンとを具備 し、前記上部導体パターンが、前記下部導体パターンの うち所定の導体パターン上に立設され且つ接地プレーン に形成された透孔を通過するビアによって連結・支承さ れていることを特徴とする回路基板にある。かかる構成 を有する本発明の第1の発明において、接地プレーン を、下部導体パターンのうち所定の導体パターン上に立 設されたビアにより連結・支承することによって、接地 プレーンを容易に支承することができ日つ接地プレーン 上の電位を可及的に均一化することができる。更に、上 部導体パターンと下部導体パターンとが立体交差する交 差部を除く接地プレーンに、複数個の小孔を穿設するこ とによって、上部導体パターンと下部導体パターンとの クロストークを可及的に防止しつつ、接地プレーンのイ ンピーダンス等を調整することが可能となる。

【0009】本発明の第2の発明は、基板上に形成した下部導体パターンと、前記下部導体パターンの上方に空間部を介して形成した上部導体パターンとを具備する回路基板を製造する際に、該下部導体パターンを形成した基板上に、下記に示す化合物を加熱重合して成る重合体層を形成した後、前記上部導体パターンを前記重合体層上に形成し、次いで、前記重合体層を加熱分解して除去することを特徴とする回路基板の製造方法にある。

【化3】

かかる構成を有する本発明の第2の発明において、下部 導体パターンのうち所定の導体パターン上に立設したビ アと接続する位置に、上部導体パターンを形成すること によって、上部導体パターンをピアにより支承すること ができる。

【0010】また、本発明の第3の発明は、基板上に形 成した下部導体パターンと、前記下部導体パターンの上 方に空間部を介して形成した接地プレーンと、前記接地 プレーンの上方に空間部を介して形成した上部導体パタ ーンとを具備する回路基板を製造するに際し、該下部導 体パターンを形成した基板上に、下記に示す化合物を加 熱重合して成る第1重合体層を形成した後、前記下部導* *体パターンを構成する接地導体パターン上に立設したビ アと接続し且つ複数個の透孔を穿設した接地プレーンを 前記第1重合体層上に形成し、次いで、前記接地プレー ン上に、下記に示す化合物を加熱重合して成る第2重合 体層を形成した後、前記第2重合体層上に前記下部導体 パターンのうち所定の導体パターン上に立設され且つ前 記接地プレーンの透孔を貫通するビアと接続した上部導 体パターンを形成し、その後、前記第1重合体層及び第 2 重合体層を加熱分解して除去することを特徴とする回 路基板の製造方法にある。

【化4】

30

かかる構成を有する本発明の第3の発明において、上部 導体パターンと下部導体パターンとが立体交差する交差 部を除く接地プレーンに、複数個の小孔を穿設すること によって、上部導体パターンと下部導体パターンとのク ロストークを可及的に防止しつつ、接地プレーンのイン ピーダンス等を調整できる。

[0011]

【作用】本発明の第1の発明によれば、下部導体パター ンと上部導体パターンとの間に接地プレーンが形成され ているため、導体バターン同士が互いに及ぼし合うノイ ズ等を防止することができ、下部導体パターンと上部導 体パターンとが立体交差する交差部において、両導体パ ターンを直交させることを要せず、導体パターンの設計 自由度を向上できる。しかも、下部導体パターンと接地 プレーンとの間、及び接地プレーンと上部パターンとの 間は、空間部に形成されているために誘電率を小さくで 40 き、高周波信号を使用しても両導体パターン間のクロス トーク等を可及的に防止できる。また、本発明の第2の 発明によれば、下部導体パターンが形成された基板上に 積層した重合体層上に、上部導体パターンを形成した 後、前記重合体層を加熱分解して除去できる。このた め、下部導体パターンと上部導体パターンとの間の間隙 が狭い場合にも、容易に間隙に充填された重合体を除去 できるのである。更に、本発明の第3の発明によれば、 本発明の第1の発明に係る回路基板を容易に製造するこ とができる。

[0012]

【実施例】本発明を図面によって更に詳細に説明する。 図1は、本発明の一実施例を示す回路基板10の部分平 面図であって、セラミック基板12上に銅等の金属から 成る下部導体パターン16、16・・が形成されてい る。また、下部導体パターン16、16・・の上方に は、導体パターンのインピーダンスマッチング等のため に複数個の小孔22、22・・・が形成された銅等の金 属から成る接地プレーン14が形成され、更にランド1 8から延出され接地プレーン14の上方に設けられた銅 等の金属から成る上部導体パターン20、20・・が形 成されている。

【0013】かかる上部導体パターン20、20・・ と、下部導体パターン16、16・・との間には、図2 に示す様に、接地プレーン14が形成されている。この 接地プレーン14は、基板12の上面に形成された下部 導体パターン16、16・・のうち接地用導体パターン に設けられたランド15、15・・に立設された銅等の 金属から成るピア26、26・・によって連結・支承さ れている。また、上部導体パターン20、20・・は、 下部導体パターン16、16・・の端末に形成されたラ ンド17、17・・に立設された、銅等の金属から成る ピア19、19によって連結・支承されている。更に、 本実施例の回路基板10の下部導体パターン16、16 ・・と上部導体パターン20、20・・とが立体交差す

る交差部においては、接地プレーン14に小孔22、2

2・・・が穿設されておらず、図2に示す様に、下部導 体パターン16、16・・と接地プレーン14との間、 及び接地プレーン14と上部導体パターン20、20・ ・との間に、空間部28、30が形成される。

【0014】この様に、下部導体パターン16、16・ ・と上部導体パターン20、20・・とが立体交差する 交差部において、空間部28、30と接地プレーン14 とによって下部導体パターン16、16・・と上部導体 パターン20、20・・とが実質的に電気的に隔離さ れ、両導体パターン間のクロストークを可及的に防止で きる。このため、本実施例の回路基板10によれば、図 2に示すL字状の下部導体パターン16′の様に、上部 導体パターン20と下部導体パターン16とが平行とな る部分が存在していてもよく、図5に示すエアブリッジ 法に比較して、下部導体パターン16と上部導体パター ン20との設計自由度を向上できる。

【0015】かかる図1~図2に示す回路基板10は、 図3に示す製造方法で製造することができる。先ず、セ ラミック製の基板12上に、公知の方法、例えばスパッ タリング、蒸着、無電解めっき等によって形成した銅層 20 が充填されている。このため、本実施例では、かかるレ にエッチング等を施して下部導体パターン16、16・ ・を形成する〔図3 (a)〕。この下部導体パターン1 6、16・・の端末には、接地用導体パターンのランド 15と信号用導体パターンのランド17とが形成されて いる。更に、下部導体パターン16、16・・上に積層 したレジスト層32 (第1重合体層) の所定箇所にエッ チング等によって、底面がランド15、17で形成され る凹部を形成した後、この凹部内に銅等の金属をめっき 等で充填してピア19の一部とピア26とを形成する 〔図3(b)〕。次いで、レジスト層32の上面一面に 30 スパッタリング、蒸着、無電解めっき等により形成した*

*銅層に、エッチング等によって所定位置に透孔24及び 小孔22等を穿設して接地プレーン14を形成する〔図 3 (c)]。この際に、透孔24内にビア19の一部を 形成する銅層を残留させる。この様にして形成された接 地プレーン14は、ピア26によって下部導体パターン のうち接地用導体パターンに連結されている。

【0016】その後、所定形状に形成された接地プレー ン14上に積層したレジスト層34 (第2重合体層) に、図3(c)に示す工程で形成したビア19の一部に 10 至る凹部をエッチング等によって設け、めっき等によっ て銅等の金属を充填してビア19とする。更に、このレ ジスト層34の上面一面にスパッタリング、蒸着、無電 解めっき等により形成した銅層に、パターニングを施し て上部導体パターン20を形成する。形成された上部導 体パターン20は、下部導体パターン16の端末に形成 されたランド15上に立設されたビア19によって連結 されており、下部導体パターン16、16・・と接地プ レーン14との間、及び接地プレーン14と上部導体パ ターン20、20・・との間は、レジスト層32、34 ジスト層32、34をエッチング液によって溶解除去す ることによって、図1~図2に示す回路基板を製造でき る。

【0017】この様に、レジスト層32、34をエッチ ング液によって除去する場合、両導体パターン間の間隙 が狭い場合には、間隙に充填されたレジストの溶解除去 が極めて困難である。この様な場合には、レジスト層3 2、34として、下記に示す化学式のベンゾシクロプテ ン(以下、BCBと称する)を加熱重合して得られた重 合体層を使用することが好ましい。

【化5】

このBCBは、180~200℃の温度で加熱すること によって重合してプレポリマーを形成し、更に200~ 250℃の温度では重合が進行して重合体(ポリマー) 40 を形成する。この過程を下記に示す。 【化6】

ここで、「-Me」は「-CH₃」を表す。

【0018】この様にして得られた重合体は、非酸素下 で200~250℃の加熱を施すと、約1時間~1日程 度で分解する。このため、レジスト層32、34とし て、この重合体を使用することによって、下部導体パタ ーン16、16・・と接地プレーン14との間、及び接 地プレーン14と上部導体パターン20、20・・との 間に充填された重合体層を、加熱により容易に除去でき 20 る。尚、図1~図3に示す回路基板においては、導体パ ターンが2段に形成された多層回路基板を示したが、3 段以上の導体パターンの回路基板に本実施例を適用して もよいことは勿論のことである。

【0019】また、BCBを使用することによって、図 5に示す従来のエアプリッジ法においても、上部導体パ ターンと下部導体パターンとの間の重合体を容易に除去 することができる。このため、従来のエアブリッジ法に おいても、本実施例を適用することができる。本実施例 において、基板12としてセラミック基板を使用した 30 が、樹脂基板を使用してもよい。更に、上部導体パター ン20、20・・及び接地プレーン14は、ピア19、 26によって支承されているが、ビア19、26による 支承に加え、上部導体パターン20と基板12との間、 及び/又は接地プレーン14と基板12との間に、セラ ミック製又は樹脂製の支柱部材を設け、上部導体パター ン20及び/又は接地プレーン14を支承してもよい。 [0020]

【発明の効果】本発明によれば、高周波信号を使用して も上部導体パターンと下部導体パターンとの間のクロス 40 32 第1重合体層(レジスト層) トーク等を可及的に防止でき、信頼性の高い回路基板と

することができる。また、導体パターンの設計自由度を 拡大できるため、マルチチップモジュール等の回路基板 として使用できる。更に、上部導体パターンと下部導体 パターンとの間を空間部とするため、高価な低誘電材料 を使用することを要せず、低コストで導体パターンが多 層に形成された回路基板を提供できる。

【図面の簡単な説明】

【図1】本発明の一実施例に係る回路基板を示す部分平 面図である。

【図2】図1に示す回路基板の部分断面図である。

【図3】図1に示す回路基板の製造工程を示す工程図で

【図4】マルチチップモジュールの概略を説明する説明 図である。

【図5】従来のエアギャップ法を説明するための説明図 である。

【符号の説明】

10 回路基板

12 基板

14 接地プレーン

15、17、18 ランド

16 下部導体パターン

19、26 ピア

20 上部導体パターン


22 小孔


24 透孔

28、30 空間部


34 第2重合体層(レジスト層)

【図5】







(a)



[図4]





フロントページの続き

(51) Int. Cl. 6 // C08G 61/00 識別記号 NLF

庁内整理番号

FΙ

技術表示箇所